

**PROJEKTOVANJE I REALIZACIJA  
MIKRORADUNARSKOG SISTEMA ZA  
ISPITIVANJE ALGORITAMA UPRAVLJANJA  
ENERGETSKIM PRETVARAČIMA**


Anti} Stevan 25495P

Mikrora~unarski sistem za ispitivanje algoritama upravljanja energetskim pretvara~ima je kartica formata **190 x 100 mm**, ona omogu}ava upravljanje trofaznim invertorima i primenu savremenih metoda upravljanja motorima naizmeni~ne struje u zatvorenoj petlji sa povratnom informacijom o struji i brzini motora. Informacija o struji se dovodi na karticu u vidu analognog naponskog signala a informacija o brzini se dovodi u vidu digitalnog signala sa opti~kog enkodera.

Kartica je povezana sa PC ra~unarom galvanski izolovanom serijskom vezom pomo}u optokaplera. Serijska veza je podr`ana monitor programom koji daje u svakom trenutku pristup svim lokacijama 16-to bitnog adresnog prostora kartice ~ime je omogu}eno pode}avanje parametara algoritama upravljanja u toku njegovog izvr{enja.

Kartica ima mogu}nost promene mape memorijskog adresnog prostora. Kontrola promene mape adresnog prostora se vr{i pomo}u odgovaraju}eg kontrolnog bita R/E#, to je peti bit osmobilne lokacije na adresi #FFXXh, njegova vrednost ne mo`e da se pro~ita tj u njega mo`e samo da se vr{i upis. Posle hardverskog reseta (posle pritiska na reset prekida~ ili posle uklju~enja napajanja) stanje kontrolnog bita je R/E#=0. Softverski reset (izvr{enje rst instrukcije) nema uticaja na R/E# bit. Mapa memorijskog adresnog prostora u zavisnosti od vrednosti upisane u kontrolni bit izgleda kao na slici 1. Detaljnije obja{njenje slike 1. je dato u poglavlju o adresnom prostoru kartice.

EPROM je za R/E#=0 mapiran na bloku adresa od #100h do #7FFFh, sadr`aj eproma na adresama od #0h do #FFh je tada neupotrebljiv. U eprom je upisan monitor program koji kontroli{e upis podataka u RAM. Za vreme upisa algoritma upravljanja u ram eprom je u donjem bloku adresa. Po zavr{etku prebacivanja algoritma upravljanja iz PC ra~unara u ram



Izgled adresnog prostora Sl. 1.

kartice, potrebno je zapo~eti sa njegovim izvr{enjem. Po{to su vektorske adrese prekidnih rutina, polo`aj konfiguracionog bajta CCB i reset adresa fiksne i sve se nalaze unutar donjeg bloka adresa od #2000h do #2082h onda ih je nemogu}e promeniti dok se nalaze u epromu (za vreme dok je R/E#=0). Da bi se promenile mora se upisati 1 u R/E# bit i zatim softverski resetovati kartica pomo}u RST instrukcije. (*Hardverski reset bi vratio karticu u prvobitno stanje u smislu polo`aja eprom/ram u adresnom prostoru jer bi se resetovao i R/E# komandni bit*). Tako se zamenom sadr`aja blokova zamenjuju prekidne rutine i parametri inicijalizacije kartice iz eproma sa rutinama i parametrima inicijalizacije algoritma u~itanog u ram. Time je obezbe|en jednostavan na~in izvr{enja algoritma upravljanja.

Da bi se pove}ala raznovrsnost primene kartice na njoj je ugra|en 20-to pinski konektor sa digitalnim ulaznim i izlaznim signalima, dva analogna ulazna signala i izlaznim signala mase i napajanja. Preko njega je mogu}e pro{iriti karticu u skladu sa specifi~nostima okru`enja u kome bi radila.


Na kartici postoji {est signalizacionih svetle}ih LED dioda od kojih pet kontrolira{e kartica a {estu kontrolira{e jedan od digitalnih ulaza gore pomenutog 20-to pinskog konektora.

Na kartici se nalazi mikrokontroler INTEL 8098 koji je izabran jer svojim osobinama i malom cenom najbolje odgovara oblasti primene kartice.



## POVEZIVANJE OPTI^KOG ENKODERA SA HSI PERIFERIJOM MIKROKONTROLERA 8098


Kartica je povezana preko 9-to pinskog konektora DB-9 CON2 (pogledaj {emu 2}) sa opti~kim enkoderom. Opti~ki enkoder dobija napajanje sa kartice. Idealizovan izgled signala faza A i B koji dolaze sa opti~kog enkodera posle prolaska kroz T-RC filter i komponentu U16A,B,C ([mit invertor) kada se motor obr}e u istom smeru je prikazan na slici 2. Indeksni



Signalni sa opti~kog enkodera Sl. 2.

signal ima jedan impuls po obrtaju osovine metora i slu`i za utvr|ivanje njenog polo`aja. Signali faza A i B se ne dovode direktno na tajmerske ulaze HSI ure|aja mikrokontrolera jer mo`e do pojave uzastopnih ivica signala jedne faze bez pojave uzlaznih ili silaznih ivica signala druge faze i time pogre{nog detektovanja doga|aja od strane HSI ure|aja. Uzastopne ivice signala jedne faze se mogu javiti u situaciji kada je motor zaustavljen i podrhtava. Da bi se ovo spre~ilo signali faza A' i B' se digitalno filtriraju.


Na slici 3. su prikazani signali sa opti~kog enkodera faza A' i B' pre i posle promene smera obrtanja motora. Posle digitalnog filtriranja ({ema 2 ) signala A' i B' dobijaju se signali A'' i B'' koji se dovode na ulaz u mikrokontroler. Ideja digitalnog filtriranja je da uzlazne ili silazne ivice signala jedne faze odre|uje trenutak detekcije nivoa signala druge faze. Tako



Ulagni signali u mikrokontroler 8098 Sl. 3.

ivica signala faze A' (uzlazna ili silazna) određuje trenutak upisa vrednosti signala faze B' u D flip flop (komponenta U19b (ema 2), a ivica signala B' određuje trenutak upisa vrednosti signala faze A' u drugi D flip flop (komponenta U19a). Na taj način je sprećena promena vrednosti upisane u D flip flop uzastopnim ponavljanjem ivice signala jedne faze bez promene nivoa signala druge faze {to je slučaj kod podrhtavanja osovine motora.

Na slici 4. je prikazan način povezivanja optičkog enkodera sa HSI uređajem mikrokontrolera 8098. Signal faze A'' se dovodi na HSI uređaj preko tajmerskog ulaza HSI.3. Signal faze B'' se dovodi na HSI uređaj preko tajmerskog ulaza HSI.2. XOR signala faza A'' i B'' (slika 3.) pretstavlja digitalni signal koji svoju vrednost menja pri svakoj ivici faza A'' i B''.



Povezivanje optičkog enkodera sa HSI uređajem  
mikrokontrolera 8098 Sl. 4.

On se dovodi na CLK ulaz (slika 4.) tajmera 2 preko ulaza HSI.0 (pin 3) koji broji ivice (uzlazne i silazne) obe faze. Indeksni signal se dovodi na RST ulaz tajmera 2. Na ovaj način se ~itanjem sadržaja registra tajmera 2 može utvrditi apsolutni položaj osovine motora+. Konstantnim vremenskim intervalom ~itanja registra podataka uređaja TIMER 2 je moguće odrediti brzinu obrtanja enkoderskog diska. Ovakvo merenje brzine se primenjuje kada se FIFO bafer HSI uređaja puni brže nego {to je brzina ~itanja podataka iz njega.

XOR signala faza B' i A'' daje informaciju o smeru obrtanja motora (slika 3.). Ovaj signal se dovodi na ulaz P0.7 (pin 41) odakle može da se prosvita ili da posluži kao spoljni izvor prekida EXTINT (slika 4.).

## SERIJSKA VEZA

Serijska veza između PC računara i mikrokontrolera 8098 na kartici je realizovana galvanski izolovanom serijskom vezom pomoći optokaplera TLP550 ({ema 2 komponente

<sup>+</sup> Pre prvog prolaska indeksnog otvora enkoderskog diska preko fotodetektora apsolutni položaj osovine nije poznat

U13 i U14). Galvanski izolovana serijska veza je potrebna da bi za{tilila PC ra~unar od pojave prenapona u slu~aju probaja na invertoru i zbog razli~itih naponskih nivoa mase PC-ja i mase kartice. Serijska veze se sa strane PC ra~unara napaja preko DTR pina serijskog porta PC-ja ( pin4 devetopinskog konektora na kartici CON2 DB9). Pre zapo~injanja serijske komunikacije potrebno je upisati 1 instrukcijom OUT u lokaciju DTR serijskog porta da bi se DTR pin postavio na +12V. Dat je asemblerski program koji ovo radi.

```
.model small
.stack
.code
.start:
    MOV    AX,1          ;Upisuje se 1 u DTR (+12_V)
    MOV    DX,03FCH      ;Adresa DTR
    OUT    DX,AX
    MOV    AH,4CH         ;Priprema
    MOV    AL,00H         ;za povratak u DOS
    INT    21H            ;Povratak u DOS
    END    start          ;Kraj
```

Standard za serijsku komunikaciju RS232 je naponski standard kome logi~koj 0 odgovara +12V a logi~koj 1 odgovara -12V. Naponski nivo na kome se detektuje promena logi~ke vrednosti signala je +2V. Ukoliko je naponski signal na RX ulazu serijskog porta PC ra~unara ve}i od +2V onda je njegova logi~ka vrednost 0, a ako je naponski signal manji od +2V onda je njegova logi~ka vrednost 1. Za mala rastojanja izme|u PC ra~unara i kartice (par metara) nije potrebno po{tovati RS232 standard ve} je dovoljno obezbediti da izlazni signal sa kartice ka RX pinu serijskog porta PC-ja bude 2-3V ve}i ili manji od +2V da bi se detektovala njegova logi~ka vrednost. To je ispunjeno napajanjem serijske veze sa +12V iz PC ra~unara.

Zbog male struje koju DTR pin mo`e da generi{e uba~en je elektrolit C-14A ({ema 2) koji smanjuje njegovo strujno opter}enje u toku serijske komunikacije.

## ADRESNI PROSTOR KARTICE

Adresni prostor kartice je veli~ine  $2^{16}$  bajtova ili 64 KB, sa adresama od #0h do #FFFFh. Sve ulazne i izlazne jedinice su memorijski raspore|ene (mapirane) tj obra}anje nekoj memorijskoj lokaciji je isto kao i obra}anje ulaznoj i izlaznoj jedinicu. Deo adresa od #0h do #FFh obuhvata registre u mikrokontroleru 8098. Ostale adrese od #100h do #FFFFh pripadaju memorijskim ~ipovima i ulaznim i izlaznim jedinicama i sve su fizi~ki van mikrokontrolera 8098. Da bi mikrokontroler znao da nema interni ROM ili EPROM pin 39 EA# (pogledaj {emu 1) je vezan na masu kartice.

Memorijski ~ipovi na kartici su: EPROM (komponenta U4) kapaciteta  $2^{15}$  bajtova ili 32 KB, ~etiri RAM-a (komponente U2, U3, U5 i U6) svaki je kapaciteta po  $2^{13}$  bajtova ili 8 KB. Ulagna jedinica je komponenta U11 74HC244 , izlazna jedinica je komponenta U10 74HC273.

Ulagna i izlazna jedinica su mapirane na istoj adresi #FFXXh. Njihov polo`aj u adresnom prostoru je stalan bez obzira na vrednost komandnog bita R/E#. Upisivanje podatka u adresu #FFXXh (slika 5.) je upisivanje u izlaznu jedinicu U10, uzlazna ivica WR# signala dok je aktivni selekcion signal CSIO# odre|uje trenutak kada se podaci sa ulaza propuste na izlaz ove komponente (pogledaj {emu 1.). Signal iz izlaza O6 komponente U10 ~ija vrednost odgovara vrednosti upisane u kontrolni bit R/E# se dovodi na D ulaz flipflop (komponenta U16B). Da bi se sinhronizovao trenutak promene mape adresnog prostora sa ciklusom na magistrali signal ALE je doveden na CLK ulaz flipflop (komponenta U16B), tako uzlazna ivica signala ALE propu{ta signal sa ulaza na izlaz flipflop. Promena signala na izlazu iz

ADRESA #FFXXh	
KADA SE PI[E	
bit 0	Upisivanjem 1 u ovaj bit gasi se dioda L0
bit 1	Upisivanjem 1 u ovaj bit gasi se dioda L1
bit 2	Upisivanjem 1 u ovaj bit gasi se dioda L2
bit 3	Upisivanjem 1 u ovaj bit gasi se dioda L3
bit 4	Upisivanjem 1 u ovaj bit gasi se dioda L4
bit 5	Komandni bit R/E# za promenu mape memorijskog prostora
bit 6	Digitalni izlaz na konektor za pro irenje CON4 pin 2
bit 7	Digitalni izlaz na konektor za pro irenje CON4 pin 1
RESET STANJE #0000 0000b	
KADA SE ^ITA	
bit 0	Digitalni ulaz sa konektora za pro irenje pin 3
bit 1	Digitalni ulaz sa konektora za pro irenje pin 5
bit 2	Digitalni ulaz sa konektora za pro irenje pin 4
bit 3	Digitalni ulaz sa konektora za pro irenje pin 7
bit 4	Digitalni ulaz sa konektora za pro irenje pin 6
bit 5	Digitalni ulaz sa konektora za pro irenje pin 9
bit 6	Digitalni ulaz sa konektora za pro irenje pin 8
bit 7	Digitalni ulaz sa konektora za pro irenje pin 10
RESET STANJE #XXXX XXXXb	

Ulagna i izlazna jedinica Sl. 5.

flipflops menja mapu memorijskog prostora po logici po kojoj je programiran dekoder adresa (komponenta U12 PAL16L8). Na CLR ulaz je doveden reset signal sa reset prekida-a ({ema 2) RST#. Time je definisano reset stanje #0000 0000b ulazne jedinice. Softverski reset tj RST instrukcija nema uticaja na komponente U16 i U15. Program koji opisuje logiku po kojoj se dekoduju adrese i generi{u selekcioni signali za memoriske ~ipove i ulaznu i izlaznu komponentu na kartici je:

;PALASM Design Description

```
;----- Declaration Segment -----
TITLE STEVAN.PDS
PATTERN A
REVISION 1.0
AUTHOR ANTIC_STEVAN(PRVOVENCANI)
COMPANY ETF/BELGRADE
DATE 03/27/96
```

CHIP decoder PAL16L8

```
;----- PIN Declarations -----
PIN 1    I1      COMBINATORIAL ; INPUT
PIN 2    I2      COMBINATORIAL ; INPUT
PIN 3    I3      COMBINATORIAL ; INPUT
PIN 4    I4      COMBINATORIAL ; INPUT
PIN 5    I5      COMBINATORIAL ; INPUT
PIN 6    I6      COMBINATORIAL ; INPUT
PIN 7    I7      COMBINATORIAL ; INPUT
PIN 8    I8      COMBINATORIAL ; INPUT
PIN 9    I9      COMBINATORIAL ; INPUT
PIN 10   GND     ; INPUT
PIN 11   I10     COMBINATORIAL ; INPUT
PIN 12   O1      COMBINATORIAL ; OUTPUT
PIN 13   O2      COMBINATORIAL ; OUTPUT
PIN 14   O3      COMBINATORIAL ; OUTPUT
PIN 15   O4      COMBINATORIAL ; OUTPUT
PIN 16   O5      COMBINATORIAL ; OUTPUT
PIN 17   O6      COMBINATORIAL ; OUTPUT
PIN 18   O7      COMBINATORIAL ; OUTPUT
PIN 19   O8      COMBINATORIAL ; OUTPUT
PIN 20   Vcc     ; INPUT
```

;----- Boolean Equation Segment -----

EQUATIONS

$$\begin{aligned}O_1 &= I_1 \cdot I_2 \cdot I_3 \cdot I_4 \cdot I_5 \cdot I_6 \cdot /I_7 \cdot I_8 \\O_2 &= I_1 \cdot I_2 \cdot I_3 \cdot I_4 \cdot I_5 \cdot I_6 \cdot I_7 \cdot /I_8 \\O_3 &= I_1 \cdot I_2 \cdot I_3 \cdot I_4 \cdot I_5 \cdot I_6 \cdot I_7 \cdot I_8 \\O_4 &= I_9 \cdot I_2 \cdot /I_1 \cdot /I_3 + I_{10} \cdot /I_2 \cdot /I_1 \cdot /I_3 \\O_5 &= I_9 \cdot I_2 \cdot /I_1 \cdot I_3 + I_{10} \cdot /I_2 \cdot /I_1 \cdot I_3 \\O_6 &= I_9 \cdot I_2 \cdot I_1 \cdot /I_3 + I_{10} \cdot /I_2 \cdot I_1 \cdot /I_3 \\O_7 &= I_9 \cdot /I_2 + I_{10} \cdot I_2 \cdot /I_1 \cdot I_3 \cdot I_4 \cdot I_5 \cdot I_6 \\O_8 &= I_9 \cdot I_2 \cdot I_1 \cdot I_3 \cdot /I_1 \cdot I_3 \cdot I_4 \cdot I_5 \cdot I_6 + I_{10} \cdot /I_2 \cdot I_1 \cdot I_3\end{aligned}$$

;----- Simulation Segment -----

SIMULATION

TRACE\_ON I1 I2 I3 I4 I5 I6 I7 I8 I9 I10 O1 O2 O3 O4 O5 O6 O7 O8

SETF /I1 /I2 /I3 I10 /I9

CHECK O3 O2 O1 O4 O5 O6 O7 O8

;-----

Signalni konektori za programabilne logike na kartici CON4 HD20 su dovode na ulazne jedinice (komponenta U11). Ulazna jedinica se nalazi na istoj adresi #FFXXh kao i izlazna. Ona propušta signale sa ulaza na izlaz kada je aktivan signal RD# i selekcioni signal CSIO#. Njeni izlazi na magistralu podataka su uvek u stanju visoke impedanse osim kada se iz nje emituju podaci.

Selekcioni signali sa programabilne logike ka konektoru za programiranje imaju osobine (pogledaj sliku 6.): CS\_HD1# je aktivna kada je generisana adresa #FEXXh, CS\_HD2# je aktivna kada je generisana adresa #FDXXh. Adrese #FCXXh su neupotrebljive.

#FFFFh	CSIO#
#FF00h	
#FEFFh	
#FE00h	CS_HD1#
#FDFFh	
#FD00h	CS_HD2#
#FCFFh	
#FC00h	NEUPOTREBLJIVO

Mapa memorije Sl. 6.

## SPISAK DELOVA UGRAĐENIH U KARTICU

---

BR.	deo	KOMADA	OZNAKA
1.	Podno`je za procesor dip-48	1	
2.	Podno`je za memorije dip-28	5	
3.	Podno`je dip-20	6	
4.	Podno`je dip-14	7	
5.	Podno`je dip-8	3	
6.	Konektor E-31 mu{ki		CON1
7.	Konektor DB-9 `enski	2	CON2, CON3
8.	MC8098-12	1	U1
9.	RAM memorija 6264	4	U2, U3, U5, U6
10.	EPROM memorija 27256	1	U4
11.	74HC244	2	U7, U11
12.	74HC373	1	U8
13.	74HC245	1	U9
14.	74HC273	1	U10
15.	PAL16L8	1	U12
16.	Optokapler TLP550	2	U13, U14
17.	74HC32	1	U15
18.	74HC74	2	U16, U19
19.	74HC86	1	U17
20.	74HC14	2	U18, U20
21.	LM339	1	U21
22.	TL071	1	U22
23.	7805C-TO220	1	U23
24.	Trimer potenciometar	1	T-POT
25.	Reset taster	1	SW
26.	Kristal 12 MHz	1	XTAL
27.	Konektor HEADER-20pinski	1	CON4
28.	LED dioda zelena	5	L0, .., L4
29.	LED dioda crvena	1	LQ
30.	Zener dioda 5V1	3	DZ-4, 5, 6
31.	Dioda 4148	1	D1
32.	Kerami~ki kondenzator 100 nF	24	C-1a, C-2, ..., C-12, C13a, C-15, ..., C-20, C-21a, C-21b, C-22a, C-22b, C-23a.
33.	Kondenzator 15 pF	4	C-14b, C13-b , C-A', C-B'.
34.	Kondenzator 220 pF	3	C-A, C-B, C-C.
35.	Kondenzator 470 pF	4	C-H3, C-H2, C-H1, C-H0.
36.	Kondenzator 220 nF	3	C-POT, C-SW, C-22C
37.	Kondenzator 6n8	3	C-CH4, C-CH5, C-CH6.

38.	Elektrolit 22 $\mu$ F	3	C-14a, C-23b, C-23c.
39.	Elektrolit 1 $\mu$ F	1	C-1b
40.	Kondenzator 33 pF	1	C-PWM
41.	Elektrolit 33 pF	2	C-Xtal1, C-Xtal2.
42.	Otpor 10 k $\Omega$	20	R1, ..., R8, R44, R46, R47, R50, R52, R53, R65, ..., R70, R73, R74
43.	Otpor 1 k $\Omega$	12	R9, ..., R13, R34, ..., R40
44.	Otpor 100 $\Omega$	35	R14, ..., R27, R41, R42, R48, R51, R54, ..., R64, R71, R72, R75, ..., R78
45.	Otpor 2k2	5	R28, R32, R79, R80, R81
46.	Otpor 470 $\Omega$	1	R29
47.	Otpor 330 k $\Omega$	1	R30
48.	Otpor 47 $\Omega$	1	R31
49.	Otpor 3k3	1	R33
50.	Otpor 100 k $\Omega$	2	R43, R45, R82
51.	Otpor 220 $\Omega$	1	R49